麒麟 2026 芯片晶体管密度暴涨 55%，华为何庭波更新韬定律论文

IT之家 9 月 4 日消息，今日，一篇发布于 ChinaXiv 的预印本论文《华为 τ（韬）芯片本该过热烧毁？》对外公开，华为工程师何庭波详细披露了 τ（韬）定律的底层原理，并且放出麒麟 2026 芯片的实测数据。长久以来行业普遍认为，3D 堆叠会带来严重的发热难题，但麒麟 2026 的实测结果，给出了完全不一样的答案。传统摩尔定律依靠缩小晶体管几何尺寸实现性能迭代，而受外部条件限制，华为无法继续沿用 EUV 极紫外光刻向下推进制程。华为选择跳出空间缩放的固有路线，开创 τ 缩放定律，不再一味缩小晶体管，转而压缩信号在芯片内部传输的特征延迟 τ（韬），逻辑折叠（LogicFolding）就是该理论的核心落地技术。逻辑折叠依托 3D 混合键合工艺，把原本平铺在平面的电路拆分为多层垂直堆叠的硅片裸片，依靠微米级垂直互连桥接各层电路，将芯片内部漫长的水平走线替换成距离极短的垂直跳转。不同于常规

原文：IT之家